

UNIVERSIDAD DE GUADALAJARA
Centro Universitario de Ciencias Exactas e
Ingenierías



Diseño e Implementación de un Procesador de Ciclo Único (Data-Path Tipo R)

Proyecto: DPTR-Fase 1

Materia: Arquitectura de Computadoras

Por:

[ANDREA VALERIA TORRES FIGUEROA](#)

[ESTEFANIA NAVARRO MENDOZA](#)

[ANGEL GAEL GARCIA RAMOS](#)

Docente:

JORGE ERNESTO LOPEZ ARCE DELGADO

I. Introducción y Fundamentos Teóricos

1.1 El "Single Datapath" y la Arquitectura MIPS

La construcción de este procesador se basa en el modelo "Single Datapath", creando una versión simplificada del procesador MIPS diseñada específicamente para decodificar y ejecutar instrucciones de **Tipo R**. El sistema integra elementos básicos previamente analizados como la Memoria, la ALU y el Banco de Registros para gestionar el flujo de datos en un solo ciclo de reloj.

1.2 Análisis de la Instrucción Tipo R

La instrucción posee un ancho de palabra de **32 bits**, segmentada de manera lógica en seis campos fundamentales:

- **OpCode (6 bits):** Código de operación (000000 para Tipo R).
- **RS (5 bits):** Registro fuente 1.
- **RT (5 bits):** Registro fuente 2.
- **RD (5 bits):** Registro destino.
- **Shamt (5 bits):** Cantidad de desplazamiento (Shift Amount).
- **Funct (6 bits):** Especifica la operación aritmética o lógica exacta a realizar.

1.3 La Instrucción SLT y la Operación Ternaria

La instrucción **SLT (Set on Less Than)** es crítica para la implementación de saltos condicionales en software. Su funcionamiento lógico en hardware se optimiza mediante la **operación ternaria**:

$Resultado = (A < B) \ ? \ 32'd1 : 32'd0$

Esto permite que, si el primer operando es menor que el segundo (usando comparación signada), el registro destino se cargue con un 1, facilitando la lógica de control de flujo.

II. El Proceso de Compilación y Abstracción

El desarrollo de este procesador permite comprender el ciclo de vida de una instrucción:

1. **Código de Alto Nivel:** El programador escribe lógica abstracta.
2. **Compilador:** Traduce la lógica a mnemónicos de ensamblador (ADD, SUB, etc.).
3. **Ensamblado:** Convierte los mnemónicos en código máquina (Hexadecimal/Binario) basado en el formato de instrucción.
4. **Hardware (DPTR):** El procesador recibe los 32 bits y los "separa" físicamente a través de cables para activar los módulos correspondientes.

III. Descripción Arquitectónica de Módulos

El sistema se compone de los siguientes módulos interconectados, diseñados para trabajar en armonía con el banco de registros predefinido:

Módulo	Función Principal	Características Técnicas
Unidad de Control (UC)	Decodificador principal del OpCode.	Genera señales MemToReg, RegWrite (W) y ALUOp.
ALU Control	Escucha a la UC y al campo Funct.	Define la operación exacta enviada a la ALU (3 bits).
Banco de Registros (BR)	Almacenamiento de alta velocidad.	Soporta lectura dual (DR1, DR2) y escritura síncrona habilitada por W.
ALU	Unidad de procesamiento matemático.	Realiza ADD, SUB, AND, OR y SLT con bandera de Zero (ZF).
Memoria (Mem)	Almacenamiento de datos de 64 palabras.	Posee control de lectura/escritura (MemWrite) y direccionamiento de 32 bits.
Mux 2:1	Selector de ruta de datos.	Selecciona si el dato para el registro proviene de la ALU o de la Memoria.

IV. Validación y Pruebas (Testbench)

Para validar el DPTR, se implementó un Testbench con 10 instrucciones (dos de cada tipo solicitado).

4.1 Tabla de Código Máquina (Entradas del TB)

Siguiendo la inicialización de registros (\$R0=10, R1=20, R2=30, R3=40\$):

#	Operación Ensamblador	Código Máquina (Hex)	Resultado Esperado
1	ADD R2, R0, R1	0x00011020	$\$R2 = 10 + 20 = 30\$$
3	SUB R2, R2, R0	0x00401022	$\$R2 = 30 - 10 = 20\$$
5	AND R2, R0, R1	0x00011024	$\$R2 = 10 \text{ \texttt{ AND } } 20 = 0\$$
7	OR R2, R0, R1	0x00011025	$\$R2 = 10 \text{ \texttt{ OR } } 20 = 30\$$
9	SLT R2, R0, R1	0x0001102A	$\$R2 = (10 < 20) \text{ \texttt{ to } } 1\$$

4.2 Análisis de Resultados

Durante la simulación en ModelSim, se otorgó un intervalo de 10ns entre cada instrucción. Este tiempo es vital para asegurar que la lógica combinacional de la ALU y el Banco de Registros se estabilice antes de la siguiente operación.




Figura 1. Simulación en ModelSim del Data-Path Tipo R ejecutando las instrucciones del Testbench.

- **Correctitud:** Todas las operaciones aritméticas coinciden con los valores esperados en el simulador en formato decimal.
- **Propagación:** Se otorgaron 10ns entre cada instrucción para asegurar que las señales de control y el banco de registros se estabilizaran correctamente.

V. Nuestro algoritmo

De acuerdo con las notas y requerimientos del proyecto, se determinó omitir la implementación de las instrucciones complejas DIV y MUL en hardware. Para evaluar a fondo la Unidad Aritmético-Lógica (ALU) y el Banco de Registros utilizando exclusivamente operaciones simples, se seleccionó el algoritmo de Raíz Cuadrada Entera por Resta Sucesiva de Números Impares.

5.1 Fundamento matemático

Este algoritmo se fundamenta en un teorema aritmético clásico que establece que la suma de los primeros n números impares consecutivos es exactamente igual a n^2 :

$$1 = 1^2$$

$$1 + 3 = 4 = 2^2$$

$$1 + 3 + 5 = 9 = 3^2$$

$$1 + 3 + 5 + 7 = 16 = 4^2$$

Aplicando el proceso inverso, si a un número entero X se le restan números impares sucesivos (1, 3, 5, 7...) hasta que el residuo sea menor o igual a cero, la cantidad de restas realizadas corresponderá exactamente a su raíz cuadrada entera. Esto permite calcular raíces sin utilizar multiplicadores, divisores ni cálculos cuadráticos en hardware.

5.2 Pseudocódigo de la Lógica de Control

La estructura lógica del algoritmo se plantea mediante un ciclo iterativo controlado por comparaciones simples:

Inicio

```
Numero = Valor_Original // Registro con el número a procesar
Impar = 1                // Primer número impar
Raiz = 0                  // Contador del resultado
```

Mientras (Numero $\geq$ Impar) hacer:

```
Numero = Numero - Impar // Resta el impar actual
Raiz = Raiz + 1          // Incrementa el resultado
Impar = Impar + 2        // Calcula el siguiente impar
```

Fin Mientras

Fin

La elección de este algoritmo se adapta perfectamente a las restricciones del Datapath Tipo R de la Fase 1. Dado que en esta etapa no se cuenta con instrucciones de salto condicional para implementar el ciclo Mientras en hardware, el programa se evalúa “desenrollando” el bucle secuencialmente mediante la combinación de operaciones básicas.

El procesador emula este comportamiento iterativo empleando únicamente la instrucción SUB (para decrementar el valor original) y la instrucción ADD (para incrementar el contador de la raíz y para generar el siguiente número impar).

VI. Validación del Datapath y Resolución en el Testbench

La validación del diseño implicó simular las instrucciones en ModelSim y depurar la transferencia de datos en tiempo real.

6.1 Resolución de Señales Desconocidas (Estado X)

Durante las primeras pruebas del simulador, el bus de datos y las señales de control mostraron un estado rojo (X o desconocido). Se determinó que el módulo de Memoria de Instrucciones (InstructionMemory.v) fallaba al cargar el archivo de texto debido a restricciones de ruteo. La solución consistió en utilizar la ruta absoluta del archivo en la computadora dentro de la función \$readmemb y recompilar los módulos, garantizando así la inyección correcta del código máquina de 32 bits en el Program Counter.

6.2 Corrección de Enrutamiento en ALU Control

6.3 Análisis de Resultados (Waveforms)

Figura 2. Formas de onda (waveforms) en ModelSim demostrando la ejecución exitosa de las instrucciones Tipo R, con las señales estabilizadas y los datos formateados en base decimal.

Fase 2: Datapath Tipo I y Control de Flujo

En la Fase 1 del proyecto, el desarrollo se centró en la implementación de un Datapath de ciclo único capaz de ejecutar exclusivamente instrucciones de Tipo R. En esta segunda fase, la arquitectura del procesador MIPS se expande drásticamente para soportar instrucciones de Tipo I (Inmediato) y Tipo J (Salto Incondicional), además de preparar las bases lógicas para la futura segmentación (Pipeline).

La inclusión de estas nuevas instrucciones introduce la capacidad de acceder a la memoria de datos, utilizar constantes numéricas directamente en el código y, de suma importancia, alterar el flujo lineal de ejecución mediante saltos condicionales.

Descripción Arquitectónica y Desarrollo de Módulos

Para permitir la decodificación y ejecución de las instrucciones Tipo I y saltos, el Datapath original requirió la adición y modificación de componentes clave de hardware:

- 1. Unidad de Memoria de Datos (RAM):**

A diferencia de la memoria de instrucciones (que opera como una ROM de solo lectura en este Datapath), la memoria de datos es un módulo síncrono para la escritura. Utiliza el resultado calculado por la ALU como su dirección de acceso (Addr). Si la señal MemWrite está activa, el puerto DW (Data Write) guarda el contenido del registro rt. Si MemRead está activa, extrae el valor hacia el bus DR (Data Read) para enviarlo de vuelta al banco de registros (instrucción LW).

- 2. Módulo de Extensión de Signo (Sign Extend):**

Este módulo es el puente crítico entre el formato de la instrucción y la ALU. Las instrucciones Tipo I contienen un valor inmediato de solo 16 bits. Sin embargo, la ALU opera exclusivamente con 32 bits. El extensor de signo toma el bit más significativo (bit 15) del inmediato y lo replica 16 veces hacia la izquierda, garantizando que el valor conserve su signo matemático original (complemento a 2) al realizar operaciones aritméticas.

3. Lógica de Branch (Salto Condicional):

Para ejecutar la instrucción BEQ (Branch on Equal), se implementaron sumadores dedicados fuera de la ALU principal. La dirección de salto se calcula tomando el PC actual (PC+4) y sumándole el valor inmediato extendido, el cual es desplazado 2 bits a la izquierda (Shift Left 2) para alinear la dirección a palabras de 32 bits.

Matemáticamente el hardware realiza:

$$\text{Dirección_Salto} = (\text{PC} + 4) + (\text{Inmediato_SignExtended} \ll 2)$$

Paralelamente, la ALU principal realiza una resta entre los registros fuente. Si el resultado es cero, levanta la bandera Zero = 1. Una compuerta AND evalúa si la instrucción es un Branch y si la bandera Zero está activa, conmutando el multiplexor principal para sobrescribir el Program Counter (PC).

4. Unidad de Control (Actualizada):

El "cerebro" del procesador fue reescrito. En lugar de activar señales estáticas para el OpCode 000000, ahora actúa como un decodificador complejo que evalúa los 6 bits más significativos de la instrucción y enruta dinámicamente los datos mediante 9 señales de control, habilitando el camino correcto a través de los multiplexores.

Tablas de Decodificación y Control

Se han definido 3 instrucciones Tipo R, 3 instrucciones Tipo I y 1 instrucción Tipo J, completando los requerimientos de decodificación.

Tabla 1: Especificación de Formatos y OpCodes

Categoría	Instrucción	OpCode (Binario)	Funct (Binario)	Significado Aritmético / Lógico
Tipo R	ADD	000000	100000	$rd = rs + rt$
Tipo R	SUB	000000	100010	$rd = rs - rt$
Tipo R	SLT	000000	101010	$rd = (rs < rt) ? 1 : 0$
Tipo I	ADDI	001000	N/A	$rt = rs + \text{Inmediato}$
Tipo I	LW	100011	N/A	$rt = \text{Memoria}[rs + \text{Inmediato}]$
Tipo I	BEQ	000100	N/A	si $(rs == rt)$, $PC = PC + 4 + (\text{Inmediato} \times 4)$
Tipo J	J	000010	N/A	$PC = \text{Dirección_Destino}$

Tabla 2: Lógica de la Unidad de Control (Señales Físicas)

Instrucción	Reg Dst	ALU Src	MemT oReg	RegW rite	Mem Read	Mem Write	Bra nch	ALU Op (3 bits)
Tipo R	1	0	0	1	0	0	0	010
LW	0	1	1	1	1	0	0	000
SW (Extra)	X	1	X	0	0	1	0	000
BEQ	X	0	X	0	0	0	1	001
ADDI	0	1	0	1	0	0	0	000

Implementación del Algoritmo: Raíz Cuadrada Iterativa

Gracias a la integración del salto condicional BEQ y la carga de valores inmediatos ADDI, el algoritmo de obtención de la raíz cuadrada (mediante la resta sucesiva de números impares) fue optimizado de un código "desenrollado" a un bucle iterativo real.

Lógica del Algoritmo:

La raíz cuadrada de un número perfecto puede obtenerse restándole secuencialmente los números impares (1, 3, 5, 7...) hasta que el valor llegue a 0 o sea menor que el impar actual. La cantidad de restas exitosas equivale a la raíz cuadrada exacta.

Código Ensamblador (MIPS 32):

```

# --- INICIALIZACIÓN ---
addi $t0, $zero, 25  # $t0 = 25 (Número a evaluar)
addi $t1, $zero, 1   # $t1 = 1 (Primer número impar)
addi $t2, $zero, 0   # $t2 = 0 (Contador, guardará el resultado de la raíz)
addi $t4, $zero, 1   # $t4 = 1 (Constante de comparación)

# --- BUCLE PRINCIPAL (LOOP) ---
slt $t3, $t0, $t1    # $t3 = 1 si ($t0 < $t1), de lo contrario 0
beq $t3, $t4, 4      # Si $t3 == 1 (Fin del cálculo), salta al Fin (4 inst. adelante)

# --- CUERPO DEL BUCLE ---
sub $t0, $t0, $t1    # Número = Número - Impar_Actual
addi $t2, $t2, 1     # Raíz_Contador = Raíz_Contador + 1
addi $t1, $t1, 2     # Impar_Actual = Impar_Actual + 2 (Siguiendo impar)

# --- RETORNO DE BUCLE ---
beq $zero, $zero, -6 # Salto incondicional forzado: Regresa al inicio del bucle (SLT)

# --- FIN DEL PROGRAMA ---
nop                 # El resultado de la raíz cuadrada de 25 reposa en el registro $t2 (Valor
esperado: 5)

```

Desarrollo del Ensamblador MIPS (Script en Python)

Para cumplir con los requerimientos orientados al desarrollo de software, se diseñó un decodificador personalizado en el lenguaje de programación Python. Este script actúa como un ensamblador (Assembler) automatizado que tiene la capacidad de leer un archivo de texto con código fuente (.asm) y traducirlo dinámicamente a código máquina binario de 32 bits.

La herramienta automatiza la decodificación de mnemónicos, la asignación de los OpCodes correctos, el mapeo de registros hacia sus respectivas direcciones de 5 bits y el cálculo del complemento a dos para los valores inmediatos de 16 bits. Una vez procesado, el resultado se exporta a un formato compatible (.txt) que es cargado de manera directa en la Memoria de Instrucciones del hardware emulado en ModelSim.




Figura 3. Interfaz gráfica del "MIPS ASSEMBLER" desarrollado en Python, demostrando la traducción exitosa del algoritmo iterativo de raíz cuadrada desde lenguaje ensamblador (panel izquierdo) hacia código máquina binario de 32 bits (panel derecho), listo para su carga en el simulador.

Archivo de Validación en Memoria (TestF2_MemInst.mem)

Para evaluar que el Datapath ensamblado funcione correctamente y responda a las señales descritas en las Tablas 1 y 2, se tradujo el código ensamblador del algoritmo a código máquina binario estricto.

Este es el contenido exacto cargado en la Memoria de Instrucciones en Verilog para simular en ModelSim. La simulación debe arrojar el valor decimal 5 alojado permanentemente en el registro \$t2 (dirección física 10) al finalizar los ciclos de reloj.

```
// Archivo: TestF2_MemInst.mem
// Algoritmo: Raiz Cuadrada Iterativa de 25
00100000000010000000000000000001 // Inst 0: addi $t0, $zero, 25
00100000000010010000000000000001 // Inst 1: addi $t1, $zero, 1
00100000000010100000000000000000 // Inst 2: addi $t2, $zero, 0
00100000000011000000000000000001 // Inst 3: addi $t4, $zero, 1
000000001000010010101100000101010 // Inst 4: slt $t3, $t0, $t1
000100010110111000000000000000100 // Inst 5: beq $t3, $t4, 4
0000000010000100101000000000100010 // Inst 6: sub $t0, $t0, $t1
00100001010010100000000000000001 // Inst 7: addi $t2, $t2, 1
001000010010100100000000000000010 // Inst 8: addi $t1, $t1, 2
```

```
00010000000000001111111111111010 // Inst 9: beq $zero, $zero, -6
00000000000000000000000000000000 // Inst 10: nop (End)
```

Pruebas de simulacion.




Figura 4. Formas de onda generadas en ModelSim que evidencian la decodificación de instrucciones Tipo I, la sincronización de lectura/escritura en la Memoria de Datos y la alteración dinámica del flujo del programa mediante la instrucción de salto condicional (beq) durante la ejecución exitosa del algoritmo de raíz cuadrada.

La simulación en el entorno ModelSim comprobó de manera concluyente la correcta integración y funcionalidad de las instrucciones Tipo I en el Datapath del procesador. A través del análisis de las formas de onda, se validó que la Unidad de Control expandida

decodifica exitosamente operaciones aritmético-lógicas inmediatas (addi, slti, andi, ori), inyectando y estabilizando en los registros los valores exactos dictaminados por la rúbrica de evaluación. Asimismo, se verificó la correcta sincronización de lectura y escritura con la Memoria de Datos mediante las instrucciones lw y sw. El hito más representativo evidenciado en la simulación fue la ejecución impecable del bucle iterativo para el algoritmo de la raíz cuadrada; se demostró que el hardware es capaz de evaluar la condición de igualdad en la ALU (activando la bandera Zero) y combinarla con la señal Branch para alterar dinámicamente el Program Counter (pc_out), forzando un retroceso en la memoria de instrucciones (beq) y rompiendo exitosamente la restricción de ejecución lineal que presentaba el procesador en la Fase 1.

VII. Conclusiones

En la Fase 1 se diseñó un datapath de ciclo único orientado únicamente a instrucciones de tipo R, lo que permitió ejecutar operaciones aritmético-lógicas básicas mediante registros y la ALU. Debido a la ausencia de instrucciones complejas y de control de flujo, algoritmos como la raíz cuadrada tuvieron que resolverse desde software utilizando únicamente operaciones simples como ADD y SUB. Esto demostró que las limitaciones del hardware pueden suplirse mediante programación, aunque con desventajas importantes como el aumento del tamaño del código y una ejecución menos eficiente.

Asimismo, esta fase evidenció la relevancia del manejo correcto de señales, sincronización y tiempos de propagación dentro de los sistemas digitales. Problemas de simulación y lectura de memoria mostraron que aspectos como el ruteo de archivos y la estabilidad temporal del reloj son críticos para garantizar el funcionamiento adecuado del procesador.

Por otro lado, la Fase 2 representó una evolución significativa al incorporar instrucciones de tipo I y J, permitiendo implementar saltos, bucles reales y acceso a memoria mediante instrucciones lw y sw. Esto convirtió al procesador en una arquitectura mucho más flexible y cercana a un sistema completo capaz de ejecutar programas dinámicos.

La implementación de instrucciones de memoria y saltos condicionales evidenció la complejidad de coordinación entre la Unidad de Control, la ALU y los multiplexores del datapath. También se comprobó que el principal límite de rendimiento de un procesador de ciclo único se encuentra en el tiempo total requerido para completar todas las etapas de ejecución dentro de un mismo ciclo de reloj.

Finalmente, el proyecto concluye estableciendo las bases para futuras mejoras mediante pipelining. La incorporación de registros de segmentación entre etapas prepara la arquitectura para ejecutar múltiples instrucciones de manera simultánea, aumentando considerablemente el rendimiento y reduciendo el tiempo de ejecución. En conjunto, ambas fases permitieron consolidar conocimientos esenciales sobre procesadores MIPS, control de flujo, acceso a memoria y optimización del rendimiento en arquitecturas digitales.

VIII. Referencias

Harris, D. M., & Harris, S. L. (2012). *Digital Design and Computer Architecture* (2.^a ed.). Morgan Kaufmann. <https://www.sciencedirect.com/book/9780123944245/digital-design-and-computer-architecture>

Patterson, D. A., & Hennessy, J. L. (2013). *Computer Organization and Design MIPS Edition: The Hardware/Software Interface* (5.^a ed.). Morgan Kaufmann.

<https://www.sciencedirect.com/book/9780124077263/computer-organization-and-design>

Sweetman, D. (2006). *See MIPS Run* (2.^a ed.). Morgan Kaufmann.

<https://www.sciencedirect.com/book/9780120884216/see-mips-run>

Universidad de Washington. (s.f.). *MIPS Instruction Reference*. Paul G. Allen School of Computer Science & Engineering.

https://courses.cs.washington.edu/courses/cse378/01au/mips_instruction_reference.html